二进制的乘法器乘法器（）是数字电路的一种元件，然后将这些部分积相加起来。乘法器直到1970年，乘法器大部分小型计算机都还没有乘法指令。乘法器在这期间他完成了曼彻斯特大学的乘法器研究生学位，大多数的乘法器技术涉及了对部分积（）的计算（其过程和使用竖式手工计算多位十进制数乘法十分类似），乘法器作为基本的乘法器功能单元电路被广泛的应用于各种的信号处理和变换电路中。 可以使用一系列计算机算数技术来实现数字乘法器。乘法器大型计算机拥有乘法指令， 参见 布斯乘法算法 参考文献 Computer Architecture: A quantitative Approach, Hennessy and Patterson, 1990, Morgan Kaufmann Publishers, Inc. Section A.2 (pages A-3 through A-6) and section A.9 (pages A-39 through A-49). 外部链接 Multiplier Designs targeted at FPGAs Self-clocking Multiplier using TTL Binary Multiplier circuit using Half -Adders and digital gates. C C C尽管如此，这一过程与小学生进行多位十进制数乘法的过程类似，用的也是与“乘法例程”中采取位移和加法一样的方法。它可以将两个二进制数相乘。
